DDR4 和 DDR5 到底差在哪：给采购与测试人员的一份对照

很多人对 DDR5 的印象停留在"频率更高"。频率只是结果，真正麻烦的是它把内存条的内部结构改了。做采购的会在兼容性上踩坑，做测试的会发现老办法测不出问题。

一根条上从此有两个通道

DDR4 一根条对应一个 64 位数据通道（带 ECC 是 72 位）。DDR5 把它拆成两个独立的 32 位子通道，各带各的命令地址线，ECC 位宽也跟着变成 2×40。

这个改动的直接后果是：一根条内部的两个子通道可能表现不一致。曾经遇到过整条压测通不过，最后定位到只有子通道 B 在高温下出错的情况。如果测试程序还是按单通道整体读写，故障会被平均掉，看上去是"偶发"，实际是稳定的单边缺陷。

电压从 1.2V 降到 1.1V，容错空间小了

VDD 从 1.2V 降到 1.1V，看起来只少了 0.1V，但裕量是按比例算的。同样的板级噪声，在 DDR5 上占的比例更大。加上速率从 3200MT/s 起步做到 6400 甚至 8000，单个数据眼的宽度只有 DDR4 的一半左右。

所以 DDR5 对电源完整性的敏感度明显高于 DDR4。同一批颗粒，PCB 叠层或去耦电容布局不一样，良率能差出几个点。

on-die ECC 会把问题藏起来

DDR5 颗粒内部自带 ECC，能纠正单比特错误。听起来是好事，对整机可靠性确实是。但对测试来说这是个陷阱：颗粒已经开始衰退、单比特错误率在上升，on-die ECC 却把它默默纠了，主机侧看不到任何报错。

等到错误密度超过纠错能力，故障会突然爆发，中间没有渐变过程。这也是为什么 DDR5 的筛选不能只看"跑不跑得过"，要看纠错计数和温度加压下的边界行为。

电源管理搬上了内存条

DDR4 的电压由主板 VRM 供给，DDR5 把 PMIC 放到了条子上。好处是每根条自己调压，噪声更干净；代价是内存条上多了一个发热且有寿命的功率器件。

PMIC 在高温下的效率下降、输出纹波变大，会直接反映成内存的读写错误。这类问题在常温测试里几乎抓不到，必须带温度。

对测试方案意味着什么

• 测试图形要能区分两个子通道，不能只报"整条 fail"；
• 必须读取并记录 on-die ECC 的纠错事件，把它当成健康度指标，而不是等到 UE 才判死；
• 温度是必选项。PMIC、SPD Hub、颗粒三者的温度敏感点不同，室温筛不出来；
• 不同厂商的 SPD 配置差异比 DDR4 时代大，兼容性验证要覆盖到具体主板 BIOS 版本。

换句话说，DDR4 时代那套"常温跑几轮 MemTest 通过就出货"的做法，到 DDR5 上已经不够用了。