JEDEC 推进 DDR5 MRDIMM 生态：新 MDB/MRCD 标准与 12800 MT/s 路线图

2026 年 4 月 30 日，JEDEC 固态技术协会宣布其 JC-40 与 JC-45（逻辑与 DRAM 模组）委员会取得多项进展：发布新的 DDR5 多路复用列数据缓冲（MDB）标准，推进多路复用列寄存时钟驱动（MRCD）标准，并持续完善下一代 DDR5 MRDIMM 模组设计路线图，以支撑更高带宽的 DDR5 MRDIMM 方案。

关键进展

已发布：JESD82-552（DDR5MDB02）多路复用列数据缓冲标准，定义多路复用列 DIMM 架构的下一代数据缓冲功能，支撑模组带宽扩展时的稳健运行。即将发布：JESD82-542（DDR5MRCD02）多路复用列寄存时钟驱动标准，进一步强化 DDR5 MRDIMM 模组的信号完整性与时序控制。进行中：MRDIMM Gen2 模组标准接近完成；第二代 DDR5 MRDIMM 原始板卡设计目标速率 12800 MT/s，MRDIMM Gen3 标准也在开发中。

意义

MRDIMM 通过多路复用列架构在单模组内进一步提升带宽，面向 AI、云与企业级工作负载。JC-45 主席 Mian Quddus 表示，这些协同工作体现了 JEDEC 围绕互操作、高性能内存标准对齐行业的持续角色。JEDEC 将于 5 月在圣何塞举办移动/客户端/边缘与服务器/云计算/AI 论坛，深入讲解新兴内存标准。

本文译自 JEDEC 官方新闻（原文发布于 2026-04-30），由 HeroTEST 整理供行业参考。原文：https://www.jedec.org/news/pressreleases/jedec-advances-ddr5-mrdimm-ecosystem-new-memory-interface-logic-and-expanded