双子通道、bank group：DDR5 怎么挤带宽
双子通道、bank group：DDR5 怎么挤带宽
把 64 位拆成两半
DDR5 把原本 64-bit 的内存通道拆成两个独立的 32-bit 子通道（服务器 RDIMM 每个子通道再加 8-bit ECC，变成 40-bit）。好处是控制器可以并行发命令、交错访问，减少了单一长命令对总线的占用，小请求也能更快得到响应。
更多 bank，更多并行
DDR5 把内部 bank 数从 DDR4 的 16 个翻到 32 个，组织成 8 个 bank group、每组 4 个 bank。这样能同时打开更多页面，不同的 bank group 可以重叠做预充电和激活，隐藏行切换延迟，提升连续访问时的有效吞吐。
更长的突发
最小突发长度从 DDR4 的 BL8 提到 BL16（也支持 BC8 掐断模式）。一次命令在总线上搬双倍数据，总线利用率更高，尤其适合 AI 那种大块连续读取权重的行为。配合双子通道，单条 DDR5-4800 就能到 38.4 GB/s。
这些机制加在一起，是 DDR5 比 DDR4（最高 3200 MT/s、25.6 GB/s/条）带宽高一截、延迟更友好的根本原因。但要注意，子通道和 bank group 的收益高度依赖内存控制器的调度策略，颗粒本身的开窗余量不够时，这些并行度会被时序训练吞掉一部分。
纸面带宽要靠颗粒和模组真正跑出来。HeroTEST 提供模组级 DDR5 RDIMM 宽温测试与可信分级，通过实测验证有效带宽与稳定性，欢迎工程师联系我们评估。